



日 本 国 特 許 庁
JAPAN PATENT OFFICE

Technology Center 2100

FEB 04 2002

RECEIVED

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office

出 願 年 月 日

Date of Application:

2000年11月10日

出 願 番 号

Application Number:

特願2000-342849

出 願 人


Applicant(s):

三洋電機株式会社

2001年11月 2日

特 許 庁 長 官
Commissioner,
Japan Patent Office

及 川 耕 造



出証番号 出証特2001-3095913

【書類名】 特許願

【整理番号】 KIA1000077

【提出日】 平成12年11月10日

【あて先】 特許庁長官殿

【国際特許分類】 G06F 3/00
G08C 15/06

【発明者】

【住所又は居所】 大阪府守口市京阪本通2丁目5番5号 三洋電機株式会社
社内

【氏名】 近藤 英雄

【特許出願人】

【識別番号】 000001889

【氏名又は名称】 三洋電機株式会社

【代表者】 桑野 幸徳

【代理人】

【識別番号】 100111383

【弁理士】

【氏名又は名称】 芝野 正雅

【連絡先】 03-3837-7751 法務・知的財産部 東京事
務所

【手数料の表示】

【予納台帳番号】 013033

【納付金額】 21,000円

【提出物件の目録】

【物件名】 明細書 1

【物件名】 図面 1

【物件名】 要約書 1

【包括委任状番号】 9904451

【プルーフの要否】 要

【書類名】 明細書

【発明の名称】 マイクロコンピュータ

【特許請求の範囲】

【請求項 1】 ホストとマイクロコンピュータ間のデータ送受信のインターフェースを行う U S B インターフェース回路と、電氣的に書き換え及び読み出し可能なプログラム格納用の不揮発性メモリと、前記 U S B インターフェース回路によってパラレル変換されたホストからのプログラムデータを一時記憶するデータメモリと、前記不揮発性メモリから読み出されるプログラム命令を実行する C P U と、を備えたマイクロコンピュータであって、

前記プログラム格納用の不揮発性メモリは、書き込み制御プログラムが格納された第 1 のプログラム領域と前記プログラムデータを書き込むべき第 2 のプログラム領域とを有し、前記第 1 のプログラム領域に格納された書き込み制御プログラムに従って、前記データメモリに一時記憶されたプログラムデータを第 2 のプログラム領域に書き込むことを特徴とするマイクロコンピュータ。

【請求項 2】 前記プログラム格納用の不揮発性メモリのアドレスを制御するプログラムカウンタを備え、マイクロコンピュータのリセットに応じて、前記プログラムカウンタの値を前記第 1 のプログラム領域の先頭アドレスにジャンプさせることを特徴とする請求項 1 に記載のマイクロコンピュータ。

【請求項 3】 前記データメモリは R A M であることを特徴とする請求項 1 に記載のマイクロコンピュータ。

【請求項 4】 前記 R A M は、 U S B インターフェース回路及び前記 C P U からアクセス可能であることを特徴とする請求項 3 に記載のマイクロコンピュータ。

【請求項 5】 前記 U S B インターフェース回路から出力される第 1 のアドレス信号と前記 C P U から出力される第 2 のアドレス信号を選択して前記 R A M のアドレスデコーダに入力するアドレス選択回路を備え、前記 R A M のデータ領域を U S B インターフェース回路及び前記 C P U からアクセス可能としたことを特徴とする請求項 4 に記載のマイクロコンピュータ。

【請求項 6】 前記アドレス選択回路は、ホストからのデータ受信中は前記

USB インターフェース回路から出力される第 1 のアドレス信号を選択することを特徴とする請求項 5 に記載のマイクロコンピュータ。

【発明の詳細な説明】

【0001】

【発明の属する技術分野】

本発明は、USB インターフェース回路及びプログラム格納用メモリとして EEPROM を内蔵したマイクロコンピュータに関するものであり、特にホスト（例えば、パーソナルコンピュータ）から USB インターフェース回路を介して EEPROM へプログラムデータを書き込み、ベリファイ等を行うことを可能にしたマイクロコンピュータに関する。

【0002】

【従来の技術】

近年、パーソナルコンピュータ等において、周辺デバイスの拡張性の自由度を高めるために、USB (Universal Serial Bus) のサポートが始められている。USB はユーザの利便性を考慮して考案されたシリアルインターフェース規格であって、キーボード、マウス、カメラ、プリンタ、スキャナー、スピーカ等の様々な周辺デバイスとパーソナルコンピュータ等との通信に共通に使用できる。

【0003】

図 4 は USB を利用したパーソナルコンピュータと周辺デバイスとの接続構成例を示す図である。上位のパーソナルコンピュータ 100 とハブ 101 との間は USB ケーブルで接続され、さらにハブ 101 の下位には周辺デバイス 102 ～ 105 が接続され得る。そして、パーソナルコンピュータ 100 によって周辺デバイス 102 ～ 105 の管理が行われる仕組みになっている。このように、USB は多重スター型のネットワーク構造の双方向通信可能なシリアルバスといえる。

【0004】

ここで、USB ケーブルには 4 本の信号線が含まれる。その内訳は電源用 2 本と、データ信号用 2 本である。データ信号は基本的には差動信号 (D^+ , D^-) として扱われる。また、USB を利用したデータ転送は、転送単位がフレームとい

う概念で時間分割され、そのフレームを積み重ねていくことにより行う。1つのフレームはSOF (Start Of Frame) パケットにより開始する。そして、ホストのパーソナルコンピュータは予めそのフレームの中にスケジューリングされたデータ転送要求トークン（キーボードやカメラからのデータ入力要求や、音声データの出力要求）を順次送出することにより、複数の周辺デバイスとのデータ転送を並行して行う。

【0005】

なお、USBに関する技術文献として、例えば「Interface」（1997年1月号）、特開平11-205412号公報等がある。

【0006】

ところで、上述した周辺デバイスには、通常、デバイスの動作を制御するためのマイクロコンピュータが搭載される。ここで、マイクロコンピュータにはプログラム格納用メモリとして、電氣的に書き換え、読み出し及び消去可能な不揮発性メモリであるEEPROMが内蔵されているものとする。このEEPROMには、上記の機能に加えてプログラムデータを一括消去する機能を備えたフラッシュROMも含まれる。

【0007】

従来、上記のEEPROMにプログラムデータを書き込む場合、2つの方法が行われていた。以下では、プログラム格納用メモリとしてフラッシュROMを備えたマイクロコンピュータを例として説明する。

【0008】

1つの方法は、図5に示すようにROMライター110を用いてマイクロコンピュータ111に内蔵されたフラッシュROM112に平行にデータを書き込む場合である。例えば、8ビットのマイクロコンピュータ111においては、データ信号線が8本、アドレス信号線が16本、コントロール信号線が3本（チップイネーブル信号、ライトイネーブル信号、リードイネーブル信号）が必要であった。

【0009】

また、フラッシュROM112に書き込むべきプログラムデータはパーソナル

コンピュータ 1 0 0 内にヘキサファイル等の所定のファイル形式で存在する場合が多い。そこで、第 2 の方法としてパーソナルコンピュータ 1 0 0 からフラッシュ ROM 1 1 2 にプログラムデータを書き込む場合、図 6 に示すように、パーソナルコンピュータ 1 0 0 に併設されたシリアル通信ユニット 1 1 5 (RS 2 3 2 C 等) を用い、シリアル信号線 1 1 3 を介してマイクロコンピュータ 1 1 1 と接続していた。

【 0 0 1 0 】

また、マイクロコンピュータ 1 1 1 には S I O (Serial Input/Output) 回路 1 1 4 が内蔵されると共に、フラッシュ ROM 1 1 2 の所定領域には S I O 回路 1 1 4 を動作させるための S I O 制御プログラムが予め書き込まれている。パーソナルコンピュータ 1 0 0 からシリアル信号線 1 1 3 を介してプログラムデータが転送されて来ると、S I O 回路 1 1 4 は S I O 制御プログラムに従って、フラッシュ ROM 1 1 2 に書き込み動作を行う。しかしながら、上述したシステム構成では S I O 回路 1 1 4、シリアル通信ユニット 1 1 5 (RS 2 3 2 C 等) という特別な外部回路と通信ソフトを必要としていた。

【 0 0 1 1 】

【発明が解決しようとする課題】

上述したように、従来マイクロコンピュータに内蔵されたプログラム格納用メモリであるフラッシュ ROM にプログラムデータを書き込む場合、当該プログラムデータをパラレルに書き込むと信号線の本数が多くなり、シリアルに書き込む場合には特別の外部回路や通信ソフトを必要としていた。

【 0 0 1 2 】

そこで本発明は、ホスト (パーソナルコンピュータ) と周辺デバイスとを接続して双方向通信可能な環境において備えられている U S B ケーブルをそのまま利用して、ホスト (パーソナルコンピュータ) からマイクロコンピュータに内蔵されたフラッシュ ROM へプログラムデータの書き込み等を行うと共に、プログラムデータ書き込み後は U S B ケーブルを本来の目的である双方向通信に用いるようにし、特別のシリアルラインや外部回路、通信ソフト等を不要とすることを目的としている。

【 0 0 1 3 】

【課題を解決するための手段】

本発明のマイクロコンピュータは、上述した課題を解決するために、ホストとマイクロコンピュータ間のデータの送受信のインターフェースを行うUSBインターフェース回路と、電氣的に書き換え及び読み出し可能なプログラム格納用の不揮発性メモリと、前記USBインターフェース回路によってパラレル変換されたホストからのプログラムデータを一時記憶するデータメモリと、前記不揮発性メモリから読み出されるプログラム命令を実行するCPUと、を備えたマイクロコンピュータであって、前記プログラム格納用の不揮発性メモリは、書き込み制御プログラムが格納された第1のプログラム領域と前記プログラムデータを書き込むべき第2のプログラム領域とを有し、前記第1のプログラム領域に格納された書き込み制御プログラムに従って、前記データメモリに一時記憶されたプログラムデータを第2のプログラム領域に書き込むことを特徴とする。

【 0 0 1 4 】

これにより、USBケーブルを利用して、ホストからマイクロコンピュータへプログラムデータを高速に書き込むことが可能となる。

【 0 0 1 5 】

また、前記プログラム格納用の不揮発性メモリのアドレスを制御するプログラムカウンタを備え、マイクロコンピュータのリセットに応じて、前記プログラムカウンタの値を前記第1のプログラム領域の先頭アドレスにジャンプさせることを特徴する。これにより、マイクロコンピュータのリセットに応じて、確実に書き込み制御プログラムをスタートさせることができる。

【 0 0 1 6 】

また、前記データメモリはRAMであることを特徴とする。汎用のマイクロコンピュータが備えたRAMを有効利用するためである。

【 0 0 1 7 】

また、RAMは、USBインターフェース回路及び前記CPUからアクセス可能であることを特徴とする。RAMを有効利用するためである。

【 0 0 1 8 】

また、前記USBインターフェース回路から出力される第1のアドレス信号と前記CPUから出力される第2のアドレス信号を選択して前記RAMのアドレスデコーダに入力するアドレス選択回路を備え、前記RAMのデータ領域をUSBインターフェース回路及び前記CPUからアクセス可能としたことを特徴とする。

【0019】

また、前記アドレス選択回路は、ホストからのデータ受信中は前記USBインターフェース回路から出力される第1のアドレス信号を選択することを特徴とする。これにより、ホストからのデータ受信を優先させ、確実にデータ受信をすることが可能となる。

【0020】

【発明の実施の形態】

次に、本発明の実施形態について図面を参照しながら説明する。図1は、本発明の実施形態に係るマイクロコンピュータの構成を示すブロック図である。

【0021】

以下で、マイクロコンピュータ10は8ビット構成として説明する。マイクロコンピュータ10とパーソナルコンピュータ100とは1対の差動信号線によって接続される。そして、USBデータすなわち、USB差動信号(D^+ , D^-)はマイクロコンピュータ10の端子P1, P2を介して入出力される。ここで、USB差動信号(D^+ , D^-)は、USB通信プロトコルに従ったシリアルデータ信号である。

【0022】

20は、端子P1, P2に接続された入出力回路であって、差動入力バッファ21、入力バッファ22, 23及び出力バッファ24, 25から構成されている。ここで、入力バッファ22, 23はUSB差動信号(D^+ , D^-)の状態が(L, L)となる場合を考慮して設けられている。

【0023】

マイクロコンピュータ10に内蔵されたUSBインターフェース回路30は、パーソナルコンピュータ100との間のデータ送受信のインターフェースを行う

もので、特にデータ受信時は入出力回路 2 0 からの USB 差動信号 (D^+ , D^-) を受けて各種のデータ処理を行う。USB インターフェース回路 3 0 は、上記シリアルデータ信号から必要なデータを抽出する。この時、USB インターフェース回路 3 0 は当該シリアルデータ信号が如何なる転送フォーマットであるかを判別すると共に、エラー信号処理等を行う。また USB インターフェース回路 3 0 は、上記データ処理が施されたシリアル信号をマイクロコンピュータ 1 0 が処理可能な所定形式の平行信号 (例えば 8 ビット構成) に変換する。

【 0 0 2 4 】

さらに、USB インターフェース回路 3 0 は、平行変換された 8 ビット \times 4 = 3 2 ビットのプログラムデータを一時記憶するテンポラリレジスタ 3 1 及び制御レジスタ (不図示) を備えている。制御レジスタにはパーソナルコンピュータ 1 0 0 がホストとして管理すべき各種データ (デバイスに割り付けられるアドレスデータ等) がセットされる。

【 0 0 2 5 】

なお、USB インターフェース回路 3 0 はマイクロコンピュータ 1 0 からパーソナルコンピュータ 1 0 0 へのデータ送信時には上記と全く逆のデータ処理 (平行データからシリアルデータへの変換等) を行っている。

【 0 0 2 6 】

RAM 4 0 は USB インターフェース回路 3 0 のテンポラリレジスタ 3 1 のデータから逐次転送される 3 2 ビット単位のプログラムデータを一時記憶するために利用される。そして、USB インターフェース回路 3 0 と RAM 4 0 との間のデータ転送を行うために、専用の 3 2 本の信号線が設けられている。RAM 4 0 に蓄積されたプログラムデータが所定量 (例えば 1 2 8 バイト) に達すると、1 2 8 バイトのプログラムデータはマイクロコンピュータ 1 0 のバス 4 5 を經由してフラッシュ ROM 5 0 へ転送される。

【 0 0 2 7 】

逆に、フラッシュ ROM 5 0 に書き込まれたプログラムデータを RAM 4 0 へ転送し、その RAM 4 0 内に記憶されたプログラムデータを USB インターフェース回路 3 0 のテンポラリレジスタ 3 1 へ転送することも可能である。

【 0 0 2 8 】

一般に、USB通信によればパーソナルコンピュータ100から大量のデータがデバイス側に送出されるため、デバイス側には特別のデータバッファを設けることが行われる。

【 0 0 2 9 】

これに対して、本発明ではマイクロコンピュータ10がデータメモリとして本来有しているRAM40をUSB通信によるデータを一時記憶するために利用するという構成を採ることでデータメモリの有効活用を図っている点も特徴である。

【 0 0 3 0 】

図2は、RAM40及び周辺回路を示すブロック図である。USBインターフェース回路30からはアドレス信号ADR1、CPU70からはアドレス信号ADR2が出力され、アドレス選択回路80に入力される。アドレス選択回路80はアドレス信号ADR1、ADR2のいずれかを選択してアドレス指定回路81に入力する。

【 0 0 3 1 】

そして、アドレス指定回路81の出力はアドレスデコーダ41に入力され、アドレス信号ADR1、ADR2のいずれかに応じて同一のデータ領域がアクセス可能に構成されている。

【 0 0 3 2 】

上述した構成によれば、RAM40のデータ領域42はアドレス信号ADR2が選択された場合はCPU70がコントロールするデータメモリ領域として利用可能であると共に、アドレス信号ADR1が選択された場合には、USBインターフェース回路30からのプログラムデータ（32ビット単位）を一時記憶するためのデータメモリ領域としても利用可能である。すなわち、RAM40のデータ領域は、CPU70とUSBインターフェース回路30の両方からアクセス可能である。

【 0 0 3 3 】

ただし、上記のアドレス選択は、パーソナルコンピュータ100とのデータ送

受信中については、USBインターフェース回路30からのアドレス信号ADR1を選択するように構成されている。これはパーソナルコンピュータ100からのデータ転送が途中で中断できないというUSBの特性に基づくものである。具体的には、USBインターフェース回路30のテンポラリレジスタ31がフル状態になったことを検知する信号に基づいて、マイクロコンピュータ10はウェイト（待機）状態に自動的に設定される。

【0034】

また、図1において、50はフラッシュROMであり、USB制御プログラム（具体的には、書き込み制御プログラム）が予め書き込まれ、格納された第1のプログラム領域53と、パーソナルコンピュータ100からのプログラムデータがRAM40を経由して書き込まれる第2のプログラム領域52と、に分割されている。ここで、第1のプログラム領域53は書き換えが不能なようにライトプロテクトされている。

【0035】

60はプログラムカウンタであって、その出力はフラッシュROM50のアドレスデコーダ51に印加されている。プログラムカウンタ60の出力値は後に説明するようにUSB通信の状態に応じて、CPUからの命令により所定番地にジャンプする。すなわち、パーソナルコンピュータ100からのプログラムデータの書き込み時には、プログラムカウンタ60は第1のプログラム領域53（書き込み制御プログラム）の先頭アドレスである（FF00）番地にジャンプすると共に、プログラムデータの書き込み後は、第2のプログラム領域52の先頭アドレスである（0000）番地にジャンプする。そして、CPU70は、フラッシュROM50から読み出されるプログラム命令に従ってマイクロコンピュータ10の動作を実行する。

【0036】

次に、上述したマイクロコンピュータ10の動作例について図3のフローチャートを参照しながら説明する。まず、最初のステップ200では、マイクロコンピュータ10がUSBケーブルに接続される。このとき、USBケーブルの電源ラインによってマイクロコンピュータ10に電源が投入されることにより、マイ

クロコンピュータ 1 0 がパワーオンリセットによりリセットされる。

【 0 0 3 7 】

次に、ステップ 2 0 1 において、プログラムカウンタ 6 0 の値は、第 1 のプログラム領域 5 3（書き込み制御プログラム）の先頭アドレスである（F F 0 0）番地へジャンプする。従って、その後マイクロコンピュータ 1 0 は当該書き込み制御プログラムに従って以下の処理を実行する。

【 0 0 3 8 】

上記のようにステップ 2 0 1 において U S B ケーブルにマイクロコンピュータ 1 0 が接続されると、マイクロコンピュータ 1 0 側に設けられたプルアップ抵抗を介して、U S B 差動信号（ D^+ 、 D^- ）が（L，L）から例えば（H，L）へと変化する。パーソナルコンピュータ 1 0 0 はこの U S B 差動信号（ D^+ 、 D^- ）の変化により、マイクロコンピュータ 1 0 が U S B ネットワークに接続されたことを検知し、所定時間後に U S B バスリセット信号を発行する。ステップ 2 0 2 では、この U S B バスリセット信号待ち状態である。

【 0 0 3 9 】

ステップ 2 0 3 は、U S B バスリセット信号を受信したか否かを判定するステップであり、N O と判定された場合には待ち状態を維持する。Y E S と判定されると、次のステップ 2 0 4 に進む。

【 0 0 4 0 】

ステップ 2 0 4 は、エニミュレーション（Enumeration）による U S B の初期化を行う。ここで、エニミュレーションとは、一般にマイクロコンピュータ 1 0 とパーソナルコンピュータ 1 0 0 との間で U S B データの送受信を行うことが可能な環境設定を行うための一連のソフトウェア処理である。

【 0 0 4 1 】

エニミュレーションにより行われる主な処理は、パーソナルコンピュータ 1 0 0 の初期化と、パーソナルコンピュータ 1 0 0 が支配するデバイスにアドレスを割り付ける処理である。後者において、U S B インターフェース回路 3 0 内の制御レジスタ（アドレスレジスタ）内に、パーソナルコンピュータ 1 0 0 が割り当てた特定のアドレスが記憶される。これにより、マイクロコンピュータ 1 0 は

、パーソナルコンピュータ 1 0 0 が送信して来た U S B パケット内のアドレスと上記アドレスレジスタ内のアドレスとを照合し、それらが一致した場合にのみ送信されてきた U S B データの処理を行う。

【 0 0 4 2 】

こうして、U S B データの送受信を行うことが可能な環境設定が終了すると、ステップ 2 0 5 ではパーソナルコンピュータ 1 0 0 からフラッシュ R O M に書き込むべきプログラムデータが U S B 差動信号データ (D^+ , D^-) の形で入力されてくる。

【 0 0 4 3 】

ステップ 2 0 6 ではこの入力された U S B 差動信号データ (D^+ , D^-) を U S B インターフェース回路 3 0 によってデータ処理する。このデータ処理内容は上述した通りであるが、シリアルデータ (8 ビット \times 4) を所定の平行データ (3 2 ビット) に変換するのがその主な処理である。

【 0 0 4 4 】

ステップ 2 0 7 では、U S B インターフェース回路 3 0 から R A M 4 0 へ平行変換されたプログラムデータが書き込まれる。そして、R A M 4 0 へ書き込まれたプログラムデータ量が所定量 (例えば 1 2 8 バイト) に達すると、この所定量を単位として R A M 4 0 からバス 4 5 を介してフラッシュ R O M 5 0 の第 2 のプログラム領域 5 2 へ書き込みが開始される (ステップ 2 0 8)。これはフラッシュ R O M 5 0 が複数ブロックに分割されており、1 2 8 バイトをブロックとして構成されていることによる。したがって、R A M 4 0 のデータの蓄積量はフラッシュ R O M 5 0 のブロック構成に応じて適宜に選択可能である。

【 0 0 4 5 】

ここで、実際には U S B インターフェース回路 3 0 から R A M 4 0 へ平行変換されたプログラムデータの書き込み動作と、R A M 4 0 からフラッシュ R O M 5 0 への書き込み動作は並行して行われるために、高速書き込みが実現される。

【 0 0 4 6 】

ステップ 2 0 8 において、フラッシュ R O M への書き込みが開始されるがこれ

には所定の時間を要する。そこで、ステップ 2 0 9 ではマイクロコンピュータ 1 0 はソフト的に N A C K 状態にセットされる。これは U S B パケットのハンドシェイク・パケットの一種であって、ホストであるパーソナルコンピュータ 1 0 0 からのデータを受け付けることができないことを知らせるためにパーソナルコンピュータ 1 0 0 へ返される。

【 0 0 4 7 】

そして、ステップ 2 1 0 では書き込み終了か否かを判定する。その判定結果が N O であれば、N A C K 状態を維持する。その判定結果が Y E S であれば、A C K 状態にセットされ、A C K はマイクロコンピュータ 1 0 側でデータを受け付け可能であることを知らせるためにパーソナルコンピュータ 1 0 0 へ返される。

【 0 0 4 8 】

そして、次のステップ 2 1 2 ではフラッシュ R O M 5 0 へのプログラムデータの書き込みが全て終了したかを判定する。その判定結果が N O であれば、ステップ 2 0 5 へ戻り、残余のプログラムデータの書き込みを続行する。ここで、プログラムデータの書き込みはブロック（ページ）単位（例えば 1 2 8 バイト）で行われるため、全部のページが書き込まれるまでこの処理は繰り返される。

【 0 0 4 9 】

判定結果が Y E S の場合には、プログラムカウンタ 6 0 の値は第 2 のプログラム領域 5 2 の先頭アドレスである（0 0 0 0）番地にジャンプする。そして、マイクロコンピュータ 1 0 はパーソナルコンピュータ 1 0 0 から供給されたプログラムデータを読み出し、C P U 7 0 は解読されたプログラム命令に基づいてマイクロコンピュータ 1 0 の動作を実行開始する。

【 0 0 5 0 】

なお、上述した実施形態では、パーソナルコンピュータ 1 0 0 からマイクロコンピュータ 1 0 のフラッシュ R O M 5 0 に対してプログラムデータを書き込む場合について説明したが、フラッシュ R O M 5 0 に書き込まれたプログラムデータを読み出して、パーソナルコンピュータ 1 0 0 へ送り返し、ベリファイを行うことも可能である。その場合には、データ処理の順序は上述したものと逆の順序となる。

【 0 0 5 1 】

すなわち、フラッシュROM50から読み出されたプログラムデータはRAM40に一時記憶された後、USBインターフェース回路30へ逐次転送される。そして、USBインターフェース回路30では書き込みの際とは逆のデータ処理を施し、パラレルデータを所定のシリアルデータに変換後、USBケーブルを介してパーソナルコンピュータ100へ送出する。

【 0 0 5 2 】

また、上述した実施形態では初期状態においてプログラムデータを書き込むべき第2のプログラム領域が空状態であるが、これに限定されることなくプログラムのバージョンアップに伴うプログラムの書き換えに対しても同様に適用することができる。

【 0 0 5 3 】

【発明の効果】

本発明によれば、ホスト（例えばパーソナルコンピュータ）と周辺デバイスとの接続のためのUSBケーブルを利用して、ホストからマイクロコンピュータへのプログラム書き込みを高速に行うことが可能となる。

【 0 0 5 4 】

また、プログラムの転送にUSBを利用しているので、特別のシリアルラインや外部回路、通信ソフト等を不要とすることができる。

【 0 0 5 5 】

さらにまた、プログラムデータを一時記憶するためのデータメモリとして、マイクロコンピュータのRAMのデータ領域を利用することにより、特別のデータバッファを必要としないという利点も有している。

【図面の簡単な説明】

【図1】

本発明の実施形態に係るマイクロコンピュータを示すブロック図である。

【図2】

本発明の実施形態に係るマイクロコンピュータのRAM及び周辺回路を示すブロック図である。

【図 3】

本発明の実施形態に係るマイクロコンピュータ 10 の動作例を示すフローチャートである。

【図 4】

USB を利用したパーソナルコンピュータと周辺デバイスとの接続構成例を示す図である。

【図 5】

従来のフラッシュROMへのプログラムデータ書き込み方法を示す図である。

【図 6】

従来のフラッシュROMへのプログラムデータ書き込み方法を示す図である。


【符号の説明】

- 10 マイクロコンピュータ
- 20 入出力回路
- 30 USB インターフェース回路
- 40 RAM
- 45 バス
- 50 フラッシュROM
- 51 アドレスデコーダ
- 52 第2のプログラム領域
- 53 第1のプログラム領域
- 60 プログラムカウンタ
- 70 CPU


【書類名】

図面


【図 1】




【図 2】




【図 3】




【図 4】



【図 5】



【図 6】



【書類名】 要約書

【要約】

【課題】 ホストと周辺デバイスとの接続のためのUSBケーブルを利用して、ホストからマイクロコンピュータへのプログラム書き込みを高速に行う。

【解決手段】 プログラム格納用のフラッシュROM50は、パーソナルコンピュータ100から送られるプログラムデータを書き込むべき第1のプログラム領域と、書き込み制御プログラムが格納された第2のプログラム領域を有し、この書き込み制御プログラムに従って、USBインターフェース回路30を経由してRAM40に一時記憶されたプログラムデータをフラッシュROM50の第1のプログラム領域に書き込むようにした。

【選択図】 図1

出 願 人 履 歴 情 報

識別番号 [000001889]

1. 変更年月日 1993年10月20日
[変更理由] 住所変更
住 所 大阪府守口市京阪本通2丁目5番5号
氏 名 三洋電機株式会社